INFORMAČNÝ LIST PREDMETU |
|||||
Kód: V709 |
Skratka: ČSS2 |
Názov: Číslicové spracovanie signálov 2 | |||
Študijný odbor: Informačné a riadiace systémy Informačná a riadiaca technika, Aplikovaná informatika |
|||||
Garantuje: Ing. Ján Kapitulík Zabezpečuje: Ing. Ján Kapitulík |
|||||
Semester: zimný Odporučený: 7 |
Rozsah výučby: prednášky – cvičenia –
laboratórne cvičenia Týždenný: 2-0-2 Za semester: 24-0-24 |
ECTS kredity: 6 |
|||
Podmieňujúce predmety: V609 Číslicové spracovanie signálov 1 |
|||||
Ukončenie predmetu a spôsob hodnotenia: priebežne – 15% skúška (písomná a ústna) – 85% |
|||||
Cieľ predmetu: Oboznámiť sa s technickými prostriedkani pre všeobecné ako aj špeciálne využitie v číslicovom spracovaní signálov. Získať praktické skúsenosti z efektívneho využitia signálových procesorov pracujúcich s pevnou i pohyblivou rádovou čiarkou. |
|||||
Stručný sylabus: Prednášky: 1.Základné charakteristiky architektúr signálových procesorov (SP). 2-5.Technické prostriedky pre všeobecné využitie v ČSS: základné architektonické prvky signálových procesorov s pevnou rádovou čiarkou, implementácia algoritmov ČSS v pevnej rádovej čiarke, základné architektonické prvky SP s pohyblivou rádovou čiarkou, implementácia algoritmov ČSS v pohyblivej rádovej čiarke. 6.Technické prostriedky pre špeciálne využitie v ČSS: prehľad existujúcich a popis architektúr vybraných prostriedkov. 7.Aplikačné oblasti využitia technických prostriedkov pre ČSS. Cvičenia: 1.-5.Signálové procesory s pevnou rádovou čiarkou: oboznámenie sa s programovými produktami (simulátor činnosti signálového procesora, COFF prostriedky / assembler DSPA, linker DSPLNK), základné rozdelenie inštrukčného súboru, analýza architektúry signálového procesora (organizácia a adresácia pamäťového priestoru, centrálna procesorová jednotka, periférie) a prerušení vo väzbe na programovacie techniky. 6.-10.Signálové procesory s pohyblivou rádovou čiarkou: oboznámenie sa s programovými produktami (simulátor činnosti signálového procesora, COFF prostriedky / assembler DSPA, linker DSPLNK), základné rozdelenie inštrukčného súboru, analýza architektúry signálového procesora (organizácia a adresácia pamäťového priestoru, centrálna procesorová jednotka, periférie) a prerušení vo väzbe na programovacie techniky. 11.-14.Riešenie praktických úloh čísicového spracovania signálov na báze signálových procesorov. |
|||||
Literatúra: E.C. Ifeachor, B.W.Jervis: Digital Signal Processing: A practical Approach, Addison Wesley, 1995 Literatúra fy Texas Instruments |
|||||
Dátum poslednej úpravy osnovy: 18.12.2002 |